AnalogBits stellt auf dem 2026-Symposium die Next-Gen-Strommanagement-IP für den N2P-Prozess von TSMC vor

Gate-News-Mitteilung, 16. April — AnalogBits, eine Tochtergesellschaft des südkoreanischen Designhauses SeemiFive, wird am 22. April auf dem TSMC 2026 Technology Symposium in Santa Clara, Kalifornien, Next-Generation-Leistungsmanagement-Intellectual-Property-(IP)-Lösungen basierend auf dem fortschrittlichen N2P (2-Nanometer)-Prozess von TSMC vorstellen. Die Ankündigung wurde am 15. April gemacht.

Die neu vorgestellten Lösungen umfassen integrierte On-die LDO (Low-Dropout-Regler) mit Fehlererkennungsfunktion und Spannungsabfall-Detektion, pinlose PVT-Sensoren sowie einen stromsparenden PLL (Phasenregelkreis), der eine Echtzeit-Leistungsüberwachung bietet. Der pinlose PVT-Sensor, der zum ersten Mal vorgestellt wird, erreicht eine hohe Genauigkeit von ±3,5°C, während der stromsparende PLL einen extrem niedrigen Stromverbrauch von 0,5 Mikrowatt pro MHz liefert.

Die neuen IP von AnalogBits adressieren technische Herausforderungen, denen Multi-Kilowatt-(HPC)-Systeme mit künstlicher Intelligenz und Hochleistungsrechnern gegenüberstehen, die mit Problemen bei der Leistungsdichte, dem thermischen Management und der Leistungsvariabilität zu kämpfen haben. Die Lösungen ermöglichen die Optimierung von Leistungsleistung-Fläche (PPA) sowie ein intelligentes On-Chip-Leistungsmanagement auf fortschrittlichen SoCs. Das Unternehmen, das Milliarden von IP-Kernen über Prozessgenerationen von 0,35 Mikrometern bis hin zu 2 Nanometern ausgeliefert hat, plant, an nachfolgenden TSMC-Technologie-Symposien in Taiwan, Europa, China und Japan teilzunehmen, um die globale Kundenansprache auszubauen.