ブロードコム、マルチダイスタックチッププラットフォームを発表 高官は今後2年間で100万個販売可能と豪語

アメリカの半導体企業ブロードコムの幹部は、最新の積層型チップ設計技術に基づき、2027年までに少なくとも100万個のチップを販売する見込みだと述べました。

ブロードコムのマーケティング副社長ハリッシュ・バラドワジはメディアに対し、販売見込みが100万個に達するチップは、自社開発の技術方案に基づいています。それは、2枚のチップを上下に積み重ね、異なるシリコンチップを密接に結合させることで、チップ間のデータ伝送速度を大幅に向上させるものです。

その日の早朝、ブロードコムは、業界初の2ナノメートルのカスタム計算SoCを、3.5D eXtreme Dimension System in Package（XDSiP）プラットフォームに基づいて出荷開始したことを発表しました。

検証済みのモジュール式多次元積層チッププラットフォームである3.5D XDSiPは、2.5D技術と面対面（F2F）技術を用いた3D-IC統合を組み合わせています。ブロードコムは、3.5D XDSiPが次世代XPUの基盤となると述べています。

バラドワジは、この積層アーキテクチャが、人工知能ソフトウェアの計算需要の増加に対応し、より高性能で低消費電力のチップを顧客に提供するのに役立つと述べ、「現在、ほぼすべての顧客がこの技術を採用しています」と語りました。

また、ブロードコムは約5年をかけて基盤を築き、さまざまな方案を繰り返しテストした末に、最終的に商業化を実現しました。エンジニアは現在、より高度な設計を開発中で、最大8層、各層に2枚のチップを積層する構造を目指しています。

ブロードコムは通常、完全なAIチップを独立して設計するのではなく、顧客と協力しています。エンジニアは初期設計を製造可能な物理レイアウトに変換し、その後、TSMCなどの製造業者に生産を委託します。

企業はニーズに応じて、TSMCの異なる製造プロセスとブロードコムの積層技術を柔軟に組み合わせることができ、2枚のチップは製造過程で直接融合されます。

現在、最初の顧客である富士通は、この設計の試作サンプルの製作を開始し、今年後半にこの積層型チップの量産を計画しています。

富士通は、この新技術を活用してデータセンター用チップを開発中です。このチップは、TSMCの最先端の2ナノメートルプロセスで製造され、5ナノメートルのチップと融合封止されています。

ブロードコムは現在、複数の積層型設計を推進しており、今年下半期にさらに2つの関連製品をリリースし、2027年までに3つのサンプルを提供する計画です。

グーグルなどの企業とのカスタマイズ協力により、ブロードコムのチップ事業は著しい成長を遂げています。同社は、今会計年度第1四半期のAIチップの収益が前年同期比で倍増し、82億ドルに達すると見込んでいます。

（出典：財聯社）