Một giám đốc điều hành tại Broadcom, một công ty bán dẫn của Mỹ, cho biết dựa trên công nghệ thiết kế chip xếp chồng mới nhất, công ty dự kiến sẽ bán được ít nhất 1 triệu chip vào năm 2027.
Harish Bharadwaj, phó chủ tịch tiếp thị sản phẩm tại Broadcom, nói với giới truyền thông rằng các chip dự kiến sẽ bán được 1 triệu chip dựa trên một giải pháp kỹ thuật tự phát triển: hai chip được xếp chồng lên và xuống để tạo ra các tấm silicon khác nhau kết hợp chặt chẽ, do đó cải thiện đáng kể tốc độ truyền dữ liệu giữa các chip.
Trước đó trong ngày, Broadcom đã thông báo rằng họ đã bắt đầu xuất xưởng SoC điện toán tùy chỉnh 3,5nm đầu tiên trong ngành dựa trên nền tảng Hệ thống kích thước 2D eXtreme trong gói (XDSiP).
Là một nền tảng chip xếp chồng đa chiều, mô-đun, đã được chứng minh, 3.5D XDSiP kết hợp công nghệ 2.5D với tích hợp 3D-IC với công nghệ mặt đối mặt (F2F). Broadcom nói rằng 3.5D XDSiP là nền tảng của thế hệ XPU tiếp theo.
Bharadwaj cho biết kiến trúc xếp chồng này có thể giúp khách hàng xây dựng chip có sức mạnh tính toán cao hơn và tiêu thụ năng lượng thấp hơn để đáp ứng nhu cầu tính toán ngày càng tăng của phần mềm trí tuệ nhân tạo, “và hầu hết tất cả khách hàng của chúng tôi hiện đang áp dụng công nghệ này”. ”
Người ta hiểu rằng Broadcom đã dành khoảng năm năm để đặt nền móng và nhiều lần thử nghiệm các giải pháp khác nhau trước khi cuối cùng đạt được thương mại hóa. Các kỹ sư hiện đang nghiên cứu các thiết kế tiên tiến hơn, với mục tiêu đạt được cấu trúc xếp chồng lên nhau lên đến tám lớp, mỗi lớp hai chip.
Broadcom thường không thiết kế chip AI hoàn chỉnh một cách độc lập, nhưng hợp tác với khách hàng: Các kỹ sư của Broadcom chuyển các thiết kế ban đầu thành bố cục vật lý có thể sản xuất được sau đó được sản xuất bởi các nhà sản xuất như TSMC.
Doanh nghiệp có thể linh hoạt kết hợp các quy trình khác nhau của TSMC và công nghệ xếp chồng của Broadcom theo nhu cầu của họ, và hai chip sẽ được tích hợp trực tiếp thành một trong quá trình sản xuất.
Fujitsu, khách hàng đầu tiên của hãng, đã bắt đầu sản xuất các mẫu kỹ thuật để thử nghiệm thiết kế, với kế hoạch sản xuất hàng loạt chip xếp chồng lên nhau vào cuối năm nay.
Fujitsu đang sử dụng công nghệ mới này để phát triển chip trung tâm dữ liệu. Con chip được TSMC sản xuất bằng quy trình 2nm hiện đại và được hợp nhất với chip 5nm.
Broadcom hiện có một số thiết kế xếp chồng đang được tiến hành và dự kiến sẽ tung ra thêm hai sản phẩm liên quan vào nửa cuối năm nay và có kế hoạch cung cấp thêm ba mẫu nữa vào năm 2027.
Hưởng lợi từ sự hợp tác tùy chỉnh với các công ty như Google, hoạt động kinh doanh chip của Broadcom đã đạt được sự tăng trưởng đáng kể. Công ty dự kiến doanh thu chip AI của mình sẽ tăng gấp đôi so với cùng kỳ năm ngoái lên 8,2 tỷ USD trong quý đầu tiên của năm tài chính này.
(Nguồn bài viết: Financial Associated Press)
Xem bản gốc
Trang này có thể chứa nội dung của bên thứ ba, được cung cấp chỉ nhằm mục đích thông tin (không phải là tuyên bố/bảo đảm) và không được coi là sự chứng thực cho quan điểm của Gate hoặc là lời khuyên về tài chính hoặc chuyên môn. Xem Tuyên bố từ chối trách nhiệm để biết chi tiết.
Broadcom ra mắt nền tảng chip đa chiều xếp chồng, giám đốc điều hành tuyên bố sẽ bán được 1 triệu chiếc trong hai năm tới
Một giám đốc điều hành tại Broadcom, một công ty bán dẫn của Mỹ, cho biết dựa trên công nghệ thiết kế chip xếp chồng mới nhất, công ty dự kiến sẽ bán được ít nhất 1 triệu chip vào năm 2027.
Harish Bharadwaj, phó chủ tịch tiếp thị sản phẩm tại Broadcom, nói với giới truyền thông rằng các chip dự kiến sẽ bán được 1 triệu chip dựa trên một giải pháp kỹ thuật tự phát triển: hai chip được xếp chồng lên và xuống để tạo ra các tấm silicon khác nhau kết hợp chặt chẽ, do đó cải thiện đáng kể tốc độ truyền dữ liệu giữa các chip.
Trước đó trong ngày, Broadcom đã thông báo rằng họ đã bắt đầu xuất xưởng SoC điện toán tùy chỉnh 3,5nm đầu tiên trong ngành dựa trên nền tảng Hệ thống kích thước 2D eXtreme trong gói (XDSiP).
Là một nền tảng chip xếp chồng đa chiều, mô-đun, đã được chứng minh, 3.5D XDSiP kết hợp công nghệ 2.5D với tích hợp 3D-IC với công nghệ mặt đối mặt (F2F). Broadcom nói rằng 3.5D XDSiP là nền tảng của thế hệ XPU tiếp theo.
Bharadwaj cho biết kiến trúc xếp chồng này có thể giúp khách hàng xây dựng chip có sức mạnh tính toán cao hơn và tiêu thụ năng lượng thấp hơn để đáp ứng nhu cầu tính toán ngày càng tăng của phần mềm trí tuệ nhân tạo, “và hầu hết tất cả khách hàng của chúng tôi hiện đang áp dụng công nghệ này”. ”
Người ta hiểu rằng Broadcom đã dành khoảng năm năm để đặt nền móng và nhiều lần thử nghiệm các giải pháp khác nhau trước khi cuối cùng đạt được thương mại hóa. Các kỹ sư hiện đang nghiên cứu các thiết kế tiên tiến hơn, với mục tiêu đạt được cấu trúc xếp chồng lên nhau lên đến tám lớp, mỗi lớp hai chip.
Broadcom thường không thiết kế chip AI hoàn chỉnh một cách độc lập, nhưng hợp tác với khách hàng: Các kỹ sư của Broadcom chuyển các thiết kế ban đầu thành bố cục vật lý có thể sản xuất được sau đó được sản xuất bởi các nhà sản xuất như TSMC.
Doanh nghiệp có thể linh hoạt kết hợp các quy trình khác nhau của TSMC và công nghệ xếp chồng của Broadcom theo nhu cầu của họ, và hai chip sẽ được tích hợp trực tiếp thành một trong quá trình sản xuất.
Fujitsu, khách hàng đầu tiên của hãng, đã bắt đầu sản xuất các mẫu kỹ thuật để thử nghiệm thiết kế, với kế hoạch sản xuất hàng loạt chip xếp chồng lên nhau vào cuối năm nay.
Fujitsu đang sử dụng công nghệ mới này để phát triển chip trung tâm dữ liệu. Con chip được TSMC sản xuất bằng quy trình 2nm hiện đại và được hợp nhất với chip 5nm.
Broadcom hiện có một số thiết kế xếp chồng đang được tiến hành và dự kiến sẽ tung ra thêm hai sản phẩm liên quan vào nửa cuối năm nay và có kế hoạch cung cấp thêm ba mẫu nữa vào năm 2027.
Hưởng lợi từ sự hợp tác tùy chỉnh với các công ty như Google, hoạt động kinh doanh chip của Broadcom đã đạt được sự tăng trưởng đáng kể. Công ty dự kiến doanh thu chip AI của mình sẽ tăng gấp đôi so với cùng kỳ năm ngoái lên 8,2 tỷ USD trong quý đầu tiên của năm tài chính này.
(Nguồn bài viết: Financial Associated Press)