AnalogBits ra mắt IP quản lý năng lượng thế hệ tiếp theo cho quy trình N2P của TSMC tại Hội nghị năm 2026

Tin tức Cổng thông tin, ngày 16 tháng 4 — AnalogBits, một công ty con của nhà thiết kế SeemiFive của Hàn Quốc, sẽ trưng bày các giải pháp sở hữu trí tuệ quản lý nguồn thế hệ tiếp theo (IP) dựa trên quy trình N2P (2 nanomet) tiên tiến của TSMC tại Hội nghị Công nghệ TSMC 2026 vào ngày 22 tháng 4 tại Santa Clara, California. Thông báo được đưa ra vào ngày 15 tháng 4.

Các giải pháp mới được công bố bao gồm bộ điều chỉnh LDO tích hợp trên die (bộ điều chỉnh ổn áp điện áp thấp (low-dropout regulator)) có phát hiện lỗi chớp và cảm biến sụt áp, các cảm biến PVT không dùng chân, và PLL tiêu thụ thấp (vòng khóa pha (phase-locked loop)) cung cấp giám sát công suất theo thời gian thực. Cảm biến PVT không dùng chân, được ra mắt lần đầu tiên, đạt độ chính xác cao ±3,5°C, trong khi PLL tiêu thụ thấp cung cấp mức tiêu thụ điện năng cực thấp ở 0,5 microwatts mỗi MHz.

IP mới của AnalogBits giải quyết các thách thức kỹ thuật đối với các hệ thống AI đa kilowatt và điện toán hiệu năng cao (HPC), vốn gặp khó khăn với các vấn đề về mật độ công suất, quản lý nhiệt và biến thiên hiệu năng. Các giải pháp cho phép tối ưu hóa (PPA) về công suất-hiệu năng-kích thước và quản lý công suất thông minh trên chip trong các SoC tiên tiến. Công ty, đã cung cấp hàng tỷ khối IP trên các quy trình từ 0,35 micrometers đến 2 nanometers, dự kiến tham gia các hội nghị công nghệ TSMC tiếp theo tại Đài Loan, châu Âu, Trung Quốc và Nhật Bản để mở rộng hoạt động tiếp cận khách hàng trên toàn cầu.