Guo Ming-chi erklärt den Abstand zwischen TSMC CoWoS und Intels EMIB, enthüllt: Google habe gefragt, ob man überspringen und MediaTek stattdessen selbst Chips/Produktion zuweisen könne

Analyst Guo Ming-chi enthüllt, dass Google TSMC gefragt hat, welche Kostenunterschiede entstehen, wenn es selbst Wafer bestückt und wenn MediaTek die Bestückung übernimmt. Im Zuge der Aufmerksamkeit für Googles Pläne für die fortschrittliche Packaging-Strategie hinter der nächsten Generation TPU hat Guo Ming-chi auch darauf hingewiesen, dass die von Intel entwickelte EMIB-T-Packagetechnologie in dem Projekt der neuen TPU „Humufish“ von Google für die zweite Jahreshälfte 2027 Berichten zufolge eine Verifikationsausbeute von 90% erreicht hat. Das ist ein positives Signal für Intel Foundry und das Geschäft mit Advanced Packaging, doch bis zur echten Massenproduktion bleiben entscheidende Herausforderungen.

KI-Rechenzentren: Jede 1 % Ausbeute ist ein Kostentest

Guo Ming-chi sagt, Intel verfüge bereits über Erfahrung in der stabilen Produktion von EMIB. Daher sei die verifizierte Ausbeute der im Entwicklungsprozess befindlichen EMIB-T-Technologie von 90% ein „positives, aber vernünftiges“ Signal. Allerdings liegt Intel intern als Vergleichsmaßstab für die EMIB-Produktionsausbeute auf FCBGA. In der Branche liegt die FCBGA-Produktionsausbeute derzeit jedoch bei etwa 98% oder höher. Das bedeutet, dass Intel EMIB-T zwar die wichtigen technischen Hürden der Verifikation bereits überschritten hat, aber die weitere Steigerung von 90% auf 98% möglicherweise schwieriger ist als der Weg von der Erstanfrage bis auf 90%.

Das ist auch der Grund, warum Google darauf achtet. Auf den ersten Blick unterscheiden sich 90% und 98% nur um 8 Prozentpunkte, aber bei KI-Chips mit hohem Stückpreis, großer Fläche und Multi-Die-Packaging-Produkten wird der Unterschied in der Ausbeute direkt in Kosten, Lieferzeiten und effektive Ausbringung übersetzt. Insbesondere ist bei Humufish noch ein Teil der Spezifikationen nicht endgültig festgelegt, und die verifizierte Ausbeute ist nicht gleichbedeutend mit der finalen Serienausbeute. Daher betrachtet Guo Ming-chi zwar die langfristige Entwicklung von Intel im Advanced Packaging positiv, weist aber zugleich darauf hin, dass man auch im mittelfristigen und kurzfristigen Zeitraum beobachten muss, wie Intel die Herausforderungen der Massenproduktion bewältigt.

Google hat TSMC gefragt: Kostenunterschiede zwischen eigener Wafer-Bestückung und MediaTek-Bestückung

Aus Googles Sicht geht es dabei nicht nur um die Wahl der Packaging-Technologie, sondern um einen Kostenkampf im Wettbewerb mit Nvidia. Guo Ming-chi zufolge habe Google in letzter Zeit TSMC gefragt, wie viel Kosten eingespart werden könnten, wenn beim Humufish das main compute die von Google selbst waferbestückt wird und nicht von MediaTek. Dieser Detailpunkt ist besonders wichtig, weil er zeigt, dass Google sogar die Wafer-Bestückungs-„Mark-ups“, die ursprünglich möglicherweise als Durchreiche („pass-through“) betrachtet worden wären, erneut überprüft.

Die Zusammenarbeit von Google und MediaTek bei TPU erfolgte anfangs im semi-COT-Modus. Guo Ming-chi sagt, dass der mark-up von MediaTek hauptsächlich aus dem selbst designten Teil stammt. Ob Google das main compute die selbst waferbestückt oder nicht, sei daher nicht der Kernpunkt, um den Wachstumstrend der Rentabilität von MediaTek zu beobachten. Dass Google aber auch die Kostendifferenzen innerhalb des Wafer-Bestückungsprozesses bestätigen will, spiegelt wider, dass sich seine Haltung zum Kostenmanagement von der früher vergleichsweise großzügigen „Good-Guy“-Mentalität hin zu einem akribischen, jede Kleinigkeit abwägenden Aktuar verschoben hat.

Hinter dieser Industrielogik ist alles klar: Googles TPU ist nicht nur ein KI-Beschleuniger für den internen Einsatz, sondern ein wichtiges strategisches Werkzeug, mit dem sich Google gegen das Nvidia-GPU-Ökosystem behaupten will. Wenn TPU zu einer Alternative werden soll, die Cloud-Kunden in großem Umfang übernehmen, darf man sich nicht nur auf die Performance konzentrieren, sondern muss auch Vorteile bei den Total-Cost-of-Ownership, der Versorgungssicherheit und den Kosten pro Recheneinheit zeigen. Deshalb werden die Serienausbeute von EMIB-T, die Versorgung mit Interposern (Trägerboards), sowie die Zuteilung der Kapazitäten in fortgeschrittenen Fertigungsprozessen entscheidend dafür sein, ob Google die Wettbewerbsfähigkeit von TPU vergrößern kann.

TSMC CoWoS 98% Ausbeute bleibt ein riesiger Vorteil

Im Vergleich dazu, so Guo Ming-chi, liegt das Produktionsausbeute-Ziel von TSMC für den 5,5-reticle CoWoS im Mai 2026 bei einem Startwert von 98%. Das bedeutet: Auch wenn die EMIB-T-Technikverifikationsausbeute von 90% von Intel beeindruckend ist, wird sie in der ausgereiften Phase der Serienproduktion noch nicht dem Niveau entsprechen, das Google, TSMC und große Cloud-Kunden erwarten. Anders gesagt: Intel erzielt zwar einen Durchbruch in der Packaging-Story, doch um die Vormachtstellung von TSMC bei CoWoS tatsächlich ins Wanken zu bringen, braucht es weiterhin Beweise über Produktionsdaten.

Guo Ming-chi ergänzt außerdem, dass TSMC derzeit noch evaluiert, wie viel Kapazität in fortgeschrittenen Fertigungsprozessen in der zweiten Jahreshälfte 2027 für Humufish bereitgestellt werden soll. Dafür gibt es zwei Gründe: Erstens will TSMC weiterhin versuchen, Aufträge für das Back-End-Packaging von Humufish zu gewinnen, doch aktuell sieht es so aus, als sei die Hürde relativ hoch, und das könnte eine von Google intendierte Lieferkettenstrategie sein. Zweitens muss TSMC die tatsächliche Back-End-Produktion von Intel EMIB-T und auf der Interposer-Seite bewerten, um zu vermeiden, dass knappe Kapazitäten in fortgeschrittenen Fertigungsprozessen falsch platziert werden.

Was das semi-COT-Wafer-Setup für Humufish betrifft, sagt Guo Ming-chi, dass TSMC selbst ebenfalls dazu tendiert, MediaTek das Wafer-Bestücken des main compute die übernehmen zu lassen. Neben der guten Beziehung zwischen TSMC und MediaTek ist vor allem entscheidend, dass MediaTek bereits der drittgrößte Kunde für fortgeschrittene Fertigungsprozesse von TSMC im Jahr 2025 ist. Falls sich nachfolgende Änderungen bei den TPU-Bestellungen ergeben, lässt sich die Kapazitätsverteilung der fortgeschrittenen Fertigung für TSMC mit dem Wafer-Volumen und dem Produktmix von MediaTek leichter anpassen, sodass MediaTek als Pufferrolle fungiert.

Dieser Artikel, in dem Guo Ming-chi über die Lücke zwischen TSMC CoWoS und Intel EMIB spricht und aufdeckt, dass Google am frühesten vorkam, als Google darum bat, die eigene Wafer-Bestückung durch MediaTek zu überspringen, erschien zum ersten Mal in der Ketten-Nachrichten-Plattform ABMedia.