Taiwan Semiconductor CoWoS, wer ist der größte Nutznießer des Spillovers? Intel EMIB: Eine Ausbeute von 90% im Gespräch – fortgeschrittenes Packaging ist der Schlüssel zur Wende

Während die Nachfrage nach KI-Chips die Kapazitäten für fortschrittliche Verpackungen weiterhin unter Druck setzt, ist die EMIB-Verpackungstechnologie von Intel erneut zum Marktthema geworden. Das Tech-Medium Wccftech zitiert die Aussage des Technologie-Research-Analysten Jeff Pu von Guotai Securities, der zufolge die Ausbeute von Intels EMIB bereits 90% erreicht habe. Das zeige, dass die als Schlüsseltechnik für den Umbau von Intel Foundry betrachtete fortschrittliche Verpackungstechnik bereits über die Reife für die weitere Einführung von KI-Rechenzentrums-Chips verfüge.

(Chen Liwu, der Shangshen! Citrini hofft, dass Intels „herausragendstes Quartalsbericht“-Ergebnis in diesem Jahr die nach außen übergreifende Nachfrage von TSMCs CoWoS weiter übernimmt)

Das stimmt auch mit den bisherigen Einschätzungen von Citrini Research zu Intel überein: Intel müsse TSMC nicht unbedingt sofort in der Fertigung auf dem allerfortschrittlichsten Prozessniveau vollständig überholen. Doch angesichts der anhaltenden Angebotsknappheit bei TSMCs CoWoS habe Intels EMIB und Foveros die Chance, die aus der Knappheit nach außen überlaufenden Bedarfe an KI-ASICs, chiplet- und HBM-Verpackungen zu übernehmen und so zu einem „relief valve“ in der KI-Lieferkette zu werden.

EMIB-Ausbeute bei 90%, entscheidendes Foundry-Umbauteil von Intel taucht auf

Wccftech berichtet, Intels EMIB werde als eine der wichtigsten Schlüsseltechnologien des Unternehmens für Auftragsfertigung und fortschrittliche Verpackung angesehen. Die Positionierung besteht darin, im Vergleich zu TSMCs CoWoS eine kosteneffizientere und leichter skalierbare Alternative für 2,5D-Verpackungen bereitzustellen.

EMIB, ausgeschrieben Embedded Multi-die Interconnect Bridge, ist Intels Technologie für eine eingebettete Multi-Die-Interconnect-Bridge. Im Unterschied zu herkömmlichen 2,5D-Verpackungen mit großer Silizium-Interposer-Schicht bettet EMIB kleine Silizium-Brücken in das Verpackungs-Substrat ein, um mehrere Dies oder chiplets miteinander zu verbinden. Intel ist der Ansicht, dass dieses Design die Nutzung zusätzlicher Siliziumflächen reduzieren, die Ausbeute verbessern, den Stromverbrauch und die Kosten senken und außerdem Chips aus verschiedenen Prozessknoten und mit unterschiedlichem IP leichter in derselben Verpackung integrieren könne.

Wccftech zufolge sagt Jeff Pu, die EMIB-Ausbeute von Intel liege bei 90%. Das sei ein wichtiger Rückenwind für Intel Foundry und erkläre auch, warum das Marktvertrauen gegenüber Intel Foundry in letzter Zeit wieder zugenommen habe. Der Bericht erwähnt außerdem, dass Gerüchten zufolge Googles nächste Generation von TPU auf Intels fortschrittlicher Verpackung basieren soll. Auch NVIDIAs nächste Feynman-Chipgeneration wird mit EMIB-Technologie in Verbindung gebracht, und bei Meta wird genannt, dass EMIB möglicherweise in den CPU-Plänen für das späte Jahr 2028 verwendet werden könnte.

Citrini: Der wahre Engpass in der KI-Lieferkette sind nicht nur GPUs, sondern fortschrittliche Verpackungen

Das ist genau der Kern, warum Citrini zuvor Intel gegenüber positiv bewertet hat. Citrini hatte „fortschrittliche Verpackung“ bereits als eines der wichtigen Transaktionsthemen für 2026 eingeordnet und darauf hingewiesen, dass der Markt in der Vergangenheit KI-Wettbewerb bei Halbleitern oft auf eine zu einfache Formel reduziert habe: NVIDIA gegen ASICs, TSMC gegen Intel oder Blackwell gegen TPU. Doch dieses Rahmenwerk vernachlässige den tieferen Engpass: Egal, welche Art KI-Chip am Ende gewinnt, es braucht fortschrittliche Verpackungen.

Googles TPU, Amazons Trainium, Metas MTIA und sogar die möglicherweise in der Zukunft von OpenAI vorgestellten selbst entwickelten Chips werden grundsätzlich auf Architekturen hinauslaufen, die auf Multi-Die, Multi-chiplet und Multi-HBM setzen. Diese Chips ersetzen sich nicht vollständig gegenseitig, sondern verbrauchen gemeinsam die begrenzte Kapazität für fortschrittliche Verpackungen.

Daher glaubt Citrini, dass Intels Chance nicht darin besteht, TSMC sofort im fortschrittlichsten Prozess vollständig zu überholen, sondern EMIB und Foveros zu nutzen, um die aus der CoWoS-Angebotsknappheit von TSMC nach außen überlaufende KI-Verpackungsnachfrage zu übernehmen. Anders gesagt: Der Chip selbst kann bei TSMC oder Samsung gefertigt werden, aber der letzte Schritt führt in den fortschrittlichen Verpackungsprozess von Intel. Das würde es Intel ermöglichen, in der KI-Lieferkette wieder eine Position einzunehmen.

EMIB-M und EMIB-T: Eine für Effizienz, eine für sehr große KI-Chips

Wccftech hat außerdem die zwei derzeit wichtigen EMIB-Routen von Intel weiter strukturiert: EMIB-M und EMIB-T. Der Fokus von EMIB-M liegt auf Effizienz. In den Silizium-Brücken wird ein MIM-Kondensator hinzugefügt, also ein Metal-Insulator-Metal capacitor, um die Stromversorgungsqualität zu verbessern, Rauschen zu reduzieren und die Integrität des Stroms zu erhöhen. Obwohl die Kosten für MIM-Kondensatoren etwas höher sind als bei üblichen MIM-ähnlichen Kondensatoren mit anderer Dielektrik, ist die Stabilität besser, die Leckage niedriger und es eignet sich besonders für chiplet-Verpackungen, die hohe Bandbreiten-Interconnects und eine stabile Stromversorgung benötigen.

EMIB-T ist hingegen für KI-Chips mit größerem Maßstab ausgelegt. Es führt in der EMIB-Bridge TSV ein, also Through-Silicon-Vias, um die Stromversorgung und Signale direkt über die EMIB-Bridge vertikal zu übertragen – statt wie bei EMIB-M um das Brückenkonstrukt herum. Das macht EMIB-T besser geeignet für leistungsstarke KI-Chips, insbesondere für Rechenzentrums-Chips, bei denen viele HBM-Module, mehrere Rechen-chiplets und komplexere Interconnect-Architekturen integriert werden müssen. Vereinfacht gesagt: EMIB-M adressiert Effizienz und Stromversorgungsstabilität, während EMIB-T auf sehr große Verpackungsgrößen für KI abzielt.

Herausforderung im Jahr 2028: über das 12-fache der Reticle-Größe hinaus, Intel muss die hyperscaler KI-Chipnachfrage einholen

Wccftech berichtet, derzeit könne EMIB-T eine Chip-Erweiterung von über dem 8-fachen Reticle-Size unterstützen. In einer 120 x 120-Verpackung lassen sich 12 HBM-Module, 4 hochdichte chiplets sowie mehr als 20 EMIB-T-Verbindungen integrieren. Bis 2028 plant Intel, EMIB-T auf über das 12-fache der Reticle-Size auszudehnen: mit einer Verpackungsgröße von über 120 x 180 und der Kapazität für mehr als 24 HBM-dies sowie über 38 EMIB-T-Bridgings.

Dieses Ziel richtet sich direkt an die Ära der hyperscaler KI-Chips. Da Cloud-Riesen wie Google, Amazon, Meta und Microsoft in ihre eigenen KI-ASICs investieren, wird die Verpackungsfläche pro Chip immer größer werden und auch die Anzahl der HBM-Module kontinuierlich steigen. Der Wettbewerb bei KI-Chips ist nicht mehr nur die Leistung eines einzelnen GPU, sondern ob die gesamte Verpackung mehr Rechen-Dies, mehr HBM und mehr Interconnects aufnehmen kann – und gleichzeitig Ausbeute, Stromverbrauch und Kosten unter Kontrolle bleiben.

Wccftech erwähnt außerdem, dass TSMC bis 2028 voraussichtlich 14-fache Reticle-Size erreichen und bis zu 20 HBM-Pakete integrieren könne. Zusätzlich gibt es bei TSMC auch extrem große Verpackungslösungen wie SoW (System on Wafer), die jedoch höhere Kosten verursachen als bei typischen CoWoS-Lösungen.

Das bedeutet: Intel hat durchaus Konkurrenzdruck. TSMC bleibt der Marktführer bei fortschrittlichen Verpackungen. Doch wenn Intels EMIB mit einer höheren Ausbeute, niedrigeren Kosten und flexibleren Möglichkeiten zur heterogenen Integration in den Markt eintreten kann, wird der Markt Intels Wert in der KI-Verpackungs-Lieferkette zwangsläufig neu bewerten.

Intel muss nicht nur auf 18A setzen: Fortgeschrittene Verpackungen könnten es zurück an den Tisch bringen

Wenn früher über Intels Umbau gesprochen wurde, lag der Fokus meist auf der Fortschrittslage beim 18A-Prozess, ob das Auftragsfertigungsgeschäft externe Kunden gewinnen kann und ob Intel eine Chance hat, TSMC einzuholen. Doch die Sicht von Citrini ist pragmatischer: Der erste Schritt, mit dem Intel auf den Tisch der KI-Lieferkette zurückkommt, muss nicht zwangsläufig darin bestehen, im fortschrittlichsten Prozess sofort vollständig vorbeizuziehen. Stattdessen soll es mit fortschrittlichen Verpackungen ansetzen.

Das ist besonders wichtig für Intel. Die Nachfrage nach KI-Rechenzentren hat in der Vergangenheit vor allem GPUs und HBM hochgetrieben. Doch während Cloud-Riesen in selbst entwickelte ASICs investieren, entwickeln sich KI-Chips zu Architekturen mit Multi-Die, Multi-chiplet und Multi-HBM. Damit werden Server-CPUs, kundenspezifische ASICs, HBM und fortschrittliche Verpackungen in der Marktbewertung gemeinsam neu gepreist. Anders gesagt: Der Engpass in der KI-Lieferkette ist nicht mehr nur „Wer hat die stärkste GPU“, sondern „Wer kann mehr Rechen-Chips und Speicher effektiv zusammen in einer Verpackung vereinen“.

Das erklärt auch, warum Citrini nach Intels Quartalsbericht beschreibt, es könne einer der „herausragendsten Quartalsberichte dieses Jahres“ sein. Wenn der Markt Intel neu bewertet und falls die Behauptung, Intels EMIB-Ausbeute liege bei 90%, durch Kunden verifiziert wird, hätte Intel die Möglichkeit, Hyperscaler, KI-ASIC-Designunternehmen und große Chipkunden davon zu überzeugen, dass es nicht nur ein Nachholer im fortschrittlichsten Prozess ist, sondern auch ein alternativer Anbieter für fortschrittliche Verpackungen werden könnte.

Mit anderen Worten: Die Bedeutung von EMIB beschränkt sich nicht mehr darauf, nur eine interne Technologie-Demo von Intel zu sein. Es könnte zu einem konkreten Hebel werden, um die aus der fortschrittlichen Verpackungsnachfrage nach außen überlaufenden Chancen zu adressieren. Während EMIB-M die Effizienz der Stromversorgung stärkt, EMIB-T TSV einführt und auf Verpackungen mit noch größeren Abmessungen abzielt, versucht Intel, EMIB von einer Verpackungstechnologie, die für bestehende Produkte genutzt wird, hin zu einer Super-Scale-Verpackungsplattform zu bringen, die für die hyperscaler KI-Chips von 2028 benötigt wird.

Für Intel könnte der eigentliche Durchbruch daher weniger darin bestehen, TSMC sofort zu überholen, sondern vielmehr darin, in einer Zeit, in der CoWoS knapp ist und KI-Chips umfassend zu chiplet-basierten Designs werden, eine entscheidende Alternative als globale Lösung für Engpasskapazitäten bei fortschrittlichen KI-Verpackungen zu sein.

Dieses Transaktionsthema betrifft jedoch nicht nur Intel. Citrini hatte zuvor darauf hingewiesen, dass, wenn KI-ASICs und chiplet-basierte Architekturen weiter expandieren, die Gewinner nicht nur Intel sind, sondern sich die Vorteile auf die gesamte fortschrittliche Verpackungs-Ökosphäre ausweiten könnten. Dazu zählen auch Amkor, Kulicke & Soffa, BESI und andere Verpackungs- und Ausrüstungsunternehmen. Das heißt: Der Markt setzt möglicherweise nicht nur auf eine Rückeroberung durch ein einzelnes Unternehmen wie Intel, sondern auf die Chance, dass die fortschrittliche Verpackungs-Lieferkette nach einer Veränderung der KI-Chip-Architekturen neu bewertet und umgepreist wird.

Dieser Artikel „Wer ist der größte Profiteur des TSMC CoWoS-Overflows? Intels EMIB-Ausbeute soll 90% erreichen – fortschrittliche Verpackungen werden zum Schlüssel für die Kehrtwende“ erschien zuerst in der Ketten-News ABMedia.