MediaTek holt den CoWoS-Architecten von TSMC, Yu Zhenhua, an: Erklärung, dass es nichts mit Intels EMIB zu tun hat – Auswahl zugunsten von TSMC

聯發科 hat am 2. Mai bekanntgegeben, dass sie den ehemaligen TSMC-Forschungs-Development-Vizepräsidenten Yu Zhenhua als nicht-vollzeitlichen Berater verpflichtet. Seine Aufgaben konzentrieren sich auf die Erkundung fortschrittlicher Packaging-Technologien und die Pfadplanung, zudem soll die Zusammenarbeit mit TSMCs Produkten im Bereich Advanced Packaging vertieft werden. 联發科 erklärte zugleich: „Das hat nichts mit Intels EMIB zu tun“, und ordnete seinen Advanced-Packaging-Pfad öffentlich TSMC zu. Yu Zhenhua ist der zentrale CoWoS-Treiber bei TSMC mit 31 Jahren Berufserfahrung; er ist zudem der letzte in den „R&D Six Knights“ von TSMC, der in den Ruhestand ging.

5/2 stellte das Statement die Weichen: 联發科 trennt sich klar von Intels EMIB und setzt auf TSMC

Der Markt hatte zuvor gemutmaßt, 联發科 könnte dem von Google untersuchten TPU-v9-Evaluationspfad folgen und die Intel-EMIB-T-Packaging-Route prüfen. Doch in der Ankündigung vom 5/2 erklärte 联發科 eindeutig: „Das hat nichts mit Intel EMIB zu tun. Das Unternehmen investiert in mehrere fortschrittliche Packaging-Technologie-Optionen und wird eng mit Partnern zusammenarbeiten, um Kunden die beste Lösung über verschiedene Packaging-Pfade hinweg anzubieten.“ Diese Positionierung bedeutet faktisch, dass 联發科 im Streit zwischen TSMCs CoWoS und Intels EMIB öffentlich für eine Seite Partei ergreift. Gleichzeitig setzt sie eine Antwort auf die zuvor im Markt kursierenden Spekulationen, dass ASIC-Anbieter zu Intels EMIB wechseln könnten.

Die Verpflichtung von Yu Zhenhua, dem wichtigsten CoWoS-Treiber, wird von außen als doppeltes Signal gedeutet: Erstens, baut 联發科 eigene Fachkompetenz im Advanced Packaging weiter auf und ist nicht mehr vollständig auf eine einseitige Belieferung durch TSMC angewiesen; zweitens, bindet sich 联發科 stärker an TSMC und gewinnt über den konkreten personellen Aufbau eine Priorität bei CoWoS-Kapazitäten. Freie Finanzen zitierte Brancheninformationen, wonach TSMC zuvor davon ausging, dass „Kunden nicht gehen würden“, doch TPU v9 tatsächlich Diskussionen über einen Transfer ausgelöst hat. TSMC muss daher mit einer noch proaktiveren Haltung dabei sein, wichtige Kunden zu halten.

Wer ist Yu Zhenhua: CoWoS-Treiber, 1.500 US-Patente, ehemaliger „R&D Six Knights“-Veteran bei TSMC

Yu Zhenhua wurde 1955 geboren, erwarb 197? den Bachelor in Physik an der National Tsing Hua University und promovierte in Materialingenieurwesen am Georgia Institute of Technology in den USA. 1994 trat er in die Forschungs- und Entwicklungsabteilung von TSMC ein. Während seiner 31-jährigen Tätigkeit sammelte er über 1.500 US-Patente, erhielt viermal den „Dr. Zhang Zhongmou“-Award und wurde zum Mitglied der Academia Sinica gewählt. Er war der letzte in den „R&D Six Knights“ von TSMC, der als R&D-Veteran in den Ruhestand ging. Am 8. Juli 2025 legte er die Position als Vizepräsident nieder; die Nachfolge übernimmt Xu Guojin.

Der entscheidendste Beitrag von Yu Zhenhua zu Advanced Packaging ist die federführende Vorantreibung der CoWoS-Technologie. Er selbst sagte: „Ohne CoWoS-Packaging-Technologie ist generative KI schwer herauszubringen.“ Diese Technologie ist inzwischen zum zentralen Engpass für die Massenproduktion aktueller KI-Chips geworden. Halbleiteranalysten gehen allgemein davon aus, dass Advanced Packaging in den kommenden 3 Jahren der nachhaltig wichtigste Engpass der KI-Industrie sein wird. TSMCs CoWoS-Monatskapazität mit dem Ziel von 115.000 Wafern bis Ende 2026 bleibt weiterhin knapp.

Motivation: 联發科s ASIC-Geschäft läuft an, Big Deal von Google TPU ist bereits da

Der Zeitpunkt, zu dem 联發科 Yu Zhenhua anheuert, hängt direkt mit dem sich beschleunigenden Wachstum im Data-Center-ASIC-Geschäft zusammen. 联發科 bestätigte am 27. April, dass sie einen Großauftrag für Googles 8. Generation TPU (TPU 8t) erhalten hat. Dabei kommen TSMCs N3P-Prozess und CoWoS-S Advanced Packaging zum Einsatz. Geplant ist, dass das Ganze ab Q4 2026 zum Umsatz beiträgt. Analysten schätzen, dass der Umsatz von 联發科 im Data-Center-ASIC-Geschäft im Jahr 2026 1 Milliarde US-Dollar übersteigen wird; 2027 soll es in Richtung mehrerer Milliarden US-Dollar gehen, während der Marktanteil im ASIC-Bereich auf 15% zusteuert.

In der Analystenkonferenz (法說會) hatte 联發科 offengelegt, dass sie parallel in zwei Advanced-Packaging-Lösungen investiert und beide als gute Chance bewertet, um mit hoher Ausbeute geliefert werden zu können. In dem Prozess, in dem ASIC-Geschäft von „Thema“ zu „realem Umsatzbeitrag“ wird, beeinflusst das technische Beherrschen des Packaging-Pfads unmittelbar das Liefer- und Ausfallrisiko sowie den Spielraum für die Bruttomarge. In ihrer Erklärung betonte 联發科, dass Yu Zhenhua „das Unternehmen dabei anleitet, die Forschung und Investitionen in TSMCs Advanced- Packaging-Produkte zu vertiefen“. Das bedeutet, dass man die Preis- und technische Verhandlungskraft am Packaging-Ende verinnerlicht, statt es schlicht dem Auftragsfertiger zu überlassen. Der nächste Beobachtungspunkt ist, ob 联發科 am 7. Mai im Rahmen weiterer Analystengespräche oder Branchenveranstaltungen den ASIC- und Packaging-Blueprint weiter offengelegt und ebenso die finale Packaging-Entscheidung zu Google TPU v9 (Produktionsziel 2027) präzisiert.

Dieser Artikel „聯發科延攬前台積電 CoWoS 推手余振華：聲明與英特爾 EMIB 無關、選邊台積“ erschien erstmals auf 鏈新聞 ABMedia.